반도체 소자(3)- MS junction

이전 글 pn diode에 이어서 설명할 내용은 MS junction입니다.
Junction에는 크게 두 가지 종류가 있는데요, 바로 homo junction과 hetero junction입니다. Homo junction은 동종, 같은 물질을 접합하는 것으로 pn junction이 대표적인 예시입니다. Hetero junction은 반대로 서로 다른 물질을 접합하는 것으로, 오늘 설명할 내용인 MS junction이 바로 이 hetero junction에 해당합니다.
MS junction은 Metal-Semiconductor의 접합입니다. MS junction에 대해 본격적으로 설명하기에 앞서서, MS junction는 크게 두 가지로 분류할 수 있는데요, 첫 번째는 rectifying Schottky diode입니다. 뒤에서 설명하겠지만 MS junction은 정류작용을 할 수 있기 때문에 반도체 소자로 사용되곤 합니다. 두 번째로는 low-resistance ohmic contact입니다. 아래 그림과 같이 ohmic contact에 해당될 때는 낮은 저항을 갖기 때문에 interconnection으로 사용되곤 합니다. 각각의 경우에 따라 MS junction은 다르게 사용될 수 있는 특성을 가집니다.

 
MS junction은 위에서도 언급했지만 metal과 semiconductor의 접합입니다. pn junction에서와 같이 MS junction이 될 때 에너지밴드가 어떻게 형성될지 먼저 살펴보겠습니다.

Semiconductor가 n 형 반도체일 때, metal의 workfunction이 n-type semiconductor의 workfunction보다 큰 (Φ_m >  Φ_s) 상황을 가정해보겠습니다. 

접합 이전의 상황을 보면, metal과 semiconductor의 E_F의 차이가 존재하고, 특히 semiconductor 쪽은 n-type에 해당하기 때문에 E_C level에 가깝게 위치해 있는 것을 알 수 있습니다.

접합 직후의 상황에서 마찬가지로 E_F의 차이를 보이게 됩니다. 이때 더 높은 곳에 E_F이 위치해 있는 n-type semiconductor 쪽에서 metal 쪽으로 전자가 이동하게 됩니다. 

시간이 어느정도 지나면 E_F는 일정하게 유지되기 때문에 n-type semiconductor의 에너지 밴드가 휘게 되는 것을 확인할 수 있습니다. 위에서 이야기한 것처럼, n-type semiconductor에서 metal 쪽으로 전자가 이동하기 때문에 이 영역에는 양전하를 띠는 도너 이온이 존재하는 depletion region이 형성됩니다. 또한, metal 쪽에서 n-type semiconductor 쪽을 바라볼 때, 전위 장벽이 형성된 것을 알 수 있는데요, 이를 Shottky barrier라고 합니다. 이 장벽의 높이는 metal의 workfunction에서 semiconductor의 electron affinity를 뺀 값에 해당합니다. 반대로 n-type semiconductor 쪽에도 built-in potential barrier가 형성되는데요, 이 장벽의 높이는 Shottky barrier의 높이에서 E_C level과 E_F level의 차이만큼을 빼준 값에 해당합니다.

 
pn junction에서처럼 MS junction에 bias를 인가하면 어떻게 될까요?

Metal에 (-), n-type semiconductor에 (+) 전압을 연결하여 reverse bias를 연결하면 metal 쪽의 energy band가 상승하며 왼쪽과 같은 에너지 밴드가 형성됩니다. 이때 built-in potentail은 pn junction과 동일하게 V_bi+V_R에 해당하고, metal쪽에서 semiconductor 쪽을 바라볼 때 Shottky barrier에 의해 electron들이 semiconductor 쪽으로 이동하지 못하게 됩니다.

하지만 반대로 forward bias가 인가되면 metal쪽의 energy band가 하강하여 오른쪽 같은 형태가 됩니다. 이때 built-in potential은 감소하여 V_bi-V_a가 되고, 이에 따라 n-type semiconductor의 electron이 metal로 이동하게 됩니다.

여기서 중요한 점은 MS(n-type) junction에서는 electron의 흐름만 고려하면 된다는 점인데요, hole은 minority carrier이기 때문에 고려하지 않아도 current를 해석하는 데 문제가 없기 때문입니다.
아무튼 정리하자면 reverse bias에서는 electron의 이동을 막아 전류가 흐르지 않고, forward bias에서는 낮아진 장벽을 통해 electron이 이동하며 전류가 흐르기 때문에 MS junction은 rectifying (정류) 특성을 보이게 됩니다.
이때 Shottky barrier의 height는 어떤 bias 하에서도 같은 값으로 유지가 되는데요, 이는 workfunction과 electron affinity 모두 물질 고유 특성에 해당하는 값이기 때문입니다.
 

위에서 Φ_m >  Φ_s 의 상황을 가정했었는데요, 만약 반대로 Φ_m <  Φ_s 의 상황이라면 MS junction은 어떻게 될까요?

이 조건에서는 n-type semiconductor의 E_F가 metal의 E_F보다 낮은 곳에 위치해 있었기 때문에 오른쪽과 같은 energy band 형태가 됩니다. 여기에 bias를 가해주게 된다면 forward, reverse bias 모두에서도 electron이 잘 이동하는 것을 확인할 수 있습니다. 따라서 I-V 특성을 확인해본다면 어떤 bias에서도 전류가 잘 흐르는 ohmic contact 특성을 갖는 것을 알 수 있습니다.

따라서, 처음에 이야기 했던 것처럼 MS junction은 workfunction 값에 따라 rectifying diode 혹은 ohmic contact으로 사용될 수 있습니다.
참고적으로 Schottky junction에서는 depletion region에만 bias가 걸리기 때문에 bulk 부분의 energy band는 평탄하지만, ohmic의 경우 bias가 silicon 전체에 걸리기 때문에 energy band가 전체적으로 경사진 형태를 보입니다.

---

MS junction에서도 pn junction에서와 같은 방식을 통해 E-field, potential을 정의할 수 있습니다. 과정은 pn junction에서 했던 것과 같기 때문에 그림으로만 나타내겠습니다.

마찬가지로 여기서도 depletion region의 width는 농도에 반비례하는 것을 알 수 있습니다.
 
그리고 pn junction에서 정의했던 것처럼, MS junction에서도 reverse bias 하에서의 depletion capacitance를 정의할 수 있습니다. 

마찬가지로 (1/C_dep)² - V_R 그래프를 그려보면 기울기와 x 절편을 통해 V_bi, N_D를 알아낼 수 있습니다. 또한, 이 두 가지 값을 이용해 Schottky barrier의 height까지 수식적으로 구할 수 있게 됩니다.

---

다음은 MS junction에서 I-V 특성에 대해 알아보겠습니다.
앞에서 설명한 것과 같이, MS junction에 forward bias가 인가되면 전위 장벽의 높이가 낮아지고, 이로 인해 semiconductor에서 metal로 전자가 thermionic emission에 의해 이동하게 됩니다. 여기서 thermionic emission은 전위장벽을 넘어 carrier가 이동하는 것으로, forward bias에서 높은 current를 발생시키는 근원이 됩니다. 

반대로 reverse bias가 인가되면, 전위 장벽의 높이는 커지게 됩니다. 또한 bias에 의해 semiconductor 쪽에서 metal 방향으로 E.field가 발생하게 되는데요, 이에 따라 전자가 metal에서 semiconductor로 이동하려고 하지만 Schottky barrier에 의해 그 흐름이 막히게 됩니다. 따라서 reverse bias 하에서는 전류가 -J_sT (reverse saturation current density)에 해당하는 값으로 한정됩니다.

따라서 current density를 식으로 나타내면 오른쪽 식과 같습니다. (과정 생략)

식의 형태가 익숙하실텐데요, pn junction의 current density 식에서 상수 J_s만 J_sT로 변경된 것을 알 수 있습니다.

 
그렇다면 pn junction과 MS junction의 current는 어떻게 다른 걸까요?
두 current density의 그래프를 비교해보도록 하겠습니다.

pn junction과 MS junction의 reverse saturation current density를 비교하자면, J_sT가 J_s보다 더 큰 값을 갖습니다. 따라서 forward bias에서 같은 전압을 인가할 때 MS junction에서 더 높은 전류가 흐르게 됩니다. 또한, pn junction과 달리, MS junction에서는 C_dep에 해당하는 capacitance 성분만이 존재합니다. pn junction에서는 C_diff 성분도 존재하기 때문에 전체 capacitance 값이 더 큰 값을 같는데요, 이런 경우 RC delay에 의해 응답 속도가 저하될 수 있습니다. 따라서 high frequency 동작 시 MS junction이 더 유리하다는 장점을 갖습니다. 

 

---

위의 설명 중 metal과 semiconductor의 workfunction에 따라 MS junction이 Schottky diode (rectifying), 혹은 ohmic contact으로 동작할 수 있다고 하였습니다. 
다음은 n-type 혹은 p-type semiconductor와 metal이 접합할 때, workfunction 사이의 관계를 통해 각 junction이 어떤 역할을 할 수 있는지 나타내는 표입니다.

 
이를 통해서 우리는 metal의 workfunction을 조절하여 MS junction을 rectifying 혹은 ohmic contact으로 사용할 수 있다고 생각할 수 있습니다. 하지만 현실에서는 공정 시 여러 금속 물질은 한 가지로 고정되는 경우가 많습니다. 따라서 workfunction도 한 가지로 고정이 됩니다. 하지만 대신 도핑 농도를 변화함으로써 workfunction을 바꾸는 것과 같은 효과를 만들어 낼 수 있습니다.

왼쪽 그림에서 처럼 일반적으로 rectifying의 역할을 하는 MS junction이 있다고 생각해보겠습니다. 만약 같은 조건에서 n-type semiconductor의 도핑 농도를 크게 높이게 되면 E_F와 E_C level의 간격은 좁아지게 됩니다. 즉, 에너지 밴드가 하강하게 됩니다. 그리고 식에서 알 수 있는 것과 같이 도핑 농도를 높이면 depletion region의 폭이 크게 감소하게 됩니다. 그러면 결과적으로는 높은 Schottky barrier가 존재하기는 하지만, depletion region의 폭이 매우 좁아 barrier를 직접 통과하는 tunneling이 발생하게 됩니다. 이렇게 되면 어떤 bias 하에서도 전류가 양방향으로 흐를 수 있는 ohmic contact을 구현할 수 있게 됩니다. 

 

---

마지막으로 MS jucntion에서 발생하는 non-ideal effects에 대해 설명하고 마치도록 하겠습니다.
 
첫 번째로 MS junction에서는 Schottky barrier lowering 이라는 현상이 발생합니다.
이는 전자기학 시간에 배운 image charge에 의해 발생하는 현상인데요, 이에 대해 먼저 간단하게 설명해 보겠습니다.

접지에 연결된 metal에서 일정한 거리 x 만큼 떨어진 (-) charge가 있다고 가정해 보겠습니다. 이 charge에 의해 potential이 발생하는데, 이는 -q/4πε_vd 에 해당하는 값을 갖습니다. 하지만 이 금속은 접지에 연결되어 있기 때문에 V = 0 의 값을 보여야 합니다. 따라서 금속으로부터 반대로 x 만큼 떨어진 곳에 반대 전하를 갖는 (+) charge인 image charge를 도입합니다. 이는 V = q/4πε_vx 의 potential을 가져 결론적으로 금속에서의 V는 0이 됩니다.

이를 MS junction에서 적용해보자면, semiconductor의 전자로 인해 금속에서는 (+) charge의 image charge가 존재하는 것과 같은 영향을 갖게 되고, 이로 인해 metal에서 semiconductor 방향으로의 E.field가 형성됩니다. 이렇게 형성된 E.field에 의해 semiconductor의 전자를 metal쪽으로 끌어당기는 힘이 발생하게 되고, 이로 인해 Schottky barrier의 높이가 감소하게 됩니다.
위에서 Schottky barrier는 물질의 고유 특성에 해당하기 때문에 어떤 bias 하에서도 바뀌지 않는다고 설명하였지만, 실제로는 image charge에 의해 lowering이 발생하게 됩니다.
 
두 번째 non-ideal effects는 fermi level pinning입니다.

실제로 금속과 반도체를 접합하면, 두 물질 사이에 interfacial layer가 형성됩니다. 이 interfacial layer는 계면에 trap states(interfacial states)를 형성하며, 이러한 trap states는 금속과 반도체 계면의 전하 이동을 방해하는 역할을 합니다. trap states들은 반도체의 donor level에 존재하는 전자들을 더 낮은 에너지 상태로 트래핑(trapping)시킵니다.

결과적으로, E_F이 일정하게 유지되기 위해 반도체에서 금속으로 전자가 추가적으로 이동하게 되고, 이로 인해 Schottky Barrier의 높이가 증가합니다. 이 과정에서 반도체의 계면에서 E_F은 E_C에 가까운 상태를 유지하지 못하고, E_i에 가까운 위치로 고정(pinning)됩니다.

이러한 현상은 금속의work function과 무관하게 trap states에 의해 반도체의 E_F이 특정 값으로 고정되도록 만듭니다. 이로 인해 Schottky barrier height를 금속 선택으로 조절할 수 없게 되며, ohmic contact 형성도 어려워지는 문제가 발생합니다.

하지만 현대 반도체 공정에서는 공정 과정 중 발생하는 의도치 않은 annealing 과정을 통해 metal이 반도체로 일부 확산되어 interface states를 전자로 모두 채우기 때문에 자연스럽게 사라진 현상입니다.

 

다음글에서부터는 MOS cap부터 시작하여 본격적인 MOSFET에 대해 설명하도록 하겠습니다~

 

참고

NEAMAN의 반도체소자 및 재료 4th edition

youtube| Sungho Kim