반도체 소자(9) - leakage current

이번 글에서는 MOSFET의 SCE를 포함한 leakage current에 대해 정리해 보겠습니다.

 

Leakage current의 종류는 아래 그림처럼 다양합니다. 이번 글에서는 아래와 같이 MOSFET에서 발생할 수 있는 다양한 leakage current에 대해 정리해보도록 하겠습니다. 대부분의 내용이 SCE의 내용과 겹치긴 하지만 leakage current 측면에서 다시 한 번 정리해 보는 취지입니다.

다양한 leakage current의 종류

 

가장 먼저 pn junction leakage current에 대해 설명해보겠습니다.

① Junction leakage

NMOS 기준에서, drain은 n-type, body는 p-type으로 도핑되어 있습니다. 소자를 동작시키기 위해서는 양의 drain 전압을 가하게 되는데요. 이렇게 되면 drain과 body 사이의 pn junction은 reverse bias가 인가된 상황이 됩니다. 이렇게 되면 body 방향으로 공핍영역이 확장되고 이로 인해 e-h pair가 열적 생성되어 공핍영역 내 E.field에 의해 drift되어 leakage current를 발생시킵니다.

이를 개선하기 위해서는 더 높은 energy bandgap을 갖는 물질을 사용하거나 (e-h pair의 열적 생성을 막기 위해) S/D 농도를 최적화하여 pn junction의 design을 변경하는 등의 방법이 있습니다.

 

+ 추가적으로 reverse bias가 커지면 급격하게 current가 증가하는 breakdown이 발생하는데요, 이는 pn junction을 정리한 글에도 설명되어 있지만, Zener breakdown과 Avalanche breakdown이 있습니다.

Zener breakdown은 고농도 도핑된 pn junction이 reverse bias 하에서 direct tunneling을 통해 VB의 전자들이 CB로 이동하여 전류가 크게 증가하는 현상입니다.

Avalanche breakdown은 강한 reverse bias로 인한 강한 E.field로 가속된 hot electron이 격자 내 원자들과 충돌하게 되면서 impact ionization을 발생시켜 계속해서 e-h pair를 생성하여 전류가 크게 증가하는 현상입니다.

https://mem5ry.tistory.com/5

반도체 소자(1)- pn junction

 

 

② Gate leakage

Gate leakage는 carrier가 oxide를 통과해 흐르는 leakage로, gate oxide leakage로 표현할 수 있습니다. Gate oxide는 절연체이기 때문에 이상적으로는 전류가 흐르지 않습니다. 하지만 oxide 두께가 충분히 얇으면 leakage current가 흐를 수 있게되는데요, 이는 tunneling에 의한 것으로 tunneling에는 크게 두 가지 종류가 있습니다.

i) FN (Fowler-Nordheim) tunneling

SiO₂에 강한 전계가 가해지면 band bending이 발생하고 에너지 방벽이 삼각형 부위처럼 충분히 얇아져 tunneling에 의해 carrier가 이동하는 현상입니다. Oxide의 두께 W가 두꺼워도 충분히 큰 bias를 걸어주면 bending에 의해 tunneling이 가능합니다.

ii) Direct tunneling

만약 SiO₂가 30 Å (3 nm) 이하로 충분히 얇다면 에너지 장벽의 두꺼운 부분으로도 tunneling을 통해 통과할 수 있게 되는데, 이때의 tunneling을 direct tunneling이라고 합니다.

 

Direct tunneling의 경우 동일 동작 전압에서 FN tunneling 대비 100 ~ 1000배 정도 큰 누설 전류가 발생합니다. 따라서 만약 누설 전류가 발생할 때 기존의 SiO₂ (30 Å 이하)와 동일한 C_ox를 갖는 high-k dielectric을 사용하여 t_ox를 두껍게 하면 direct tunneling 영역에서 FN tunneling 영역으로 이동하게 되어 누설 전류를 감소시킬 수 있습니다.

 

③ Subthreshold current

V_TH 이하 V_G에서 발생하는 leakage current를 의미합니다. Weak inversion 상태에서 diffusion에 의해 source의 전자가 drain의 공핍 영역에 도달하게 되면서 pn junction의 내부 potential에 의해 drain으로 이동하게 되면서 발생하는 current입니다. 이 특성은 SS를 통해서 나타낼 수 있는데요,

 SS가 낮을수록 OFF current는 낮고 ON current가 높아 즉, ON/OFF 특성이 향상됩니다. 하지만 SS는 60 mV/dec보다는 작아질 수 없는 한계가 존재하는데요, 이는 subthreshold current는 source에서 diffusion에 의해 전자가 주입되는 diffusion mechanism을 갖기 때문입니다. 

SS를 최대한 낮추기 위해서는 위의 식에서 body factor를 낮춰야합니다. 즉, C_dep은 낮추고 C_ox는 높여야합니다. 따라서 shallow junction, retrograde doping을 통해 C_dep을 낮추거나 t_ox 감소, high-k dielectric 사용을 통해 C_ox를 높일 수 있습니다. 

하지만 위에서 설명한대로 여전히 60 mV/dec의 한계는 존재하는데요, 이보다 SS값을 낮추기 위해서는 새로운 mechanism을 갖는 소자를 사용해야 합니다. 예를 들면 tunneling에 의해 전류를 흘리는 방식인 tunneling FET, HfZrO ferroelectric 소재를 활용해 negative capacitance를 구현하는 NCFET (Negative Capacitance FET) 등의 방식이 제안되고 있습니다.

 

추가적으로 같은 방향으로 DIBL이 발생할 수 있습니다.

④ DIBL

Short-channel MOSFET에서 drain-body 사이의 공핍 영역이 source-body 사이에 전위장벽이 휘는 지점까지 확장되면서, gate 전압이 아니라 drain 전압에 의해 source-body 사이 전위장벽이 낮아져 source에서 drain으로 전자가 이동하게 되는 leakage current를 DIBL이라고 합니다.

DIBL은 retrograde doping이나 LDD를 통해 공핍영역이 확장되는 것을 막음으로써 억제할 수 있습니다.

 

⑤ Punch-through

DIBL의 심화 버전으로, drain 전압을 인가할 때 drain-body pn junction의 reverse bias에 의해서 공핍영역이 확장되어 결국 source-body의 공핍영역과 맞닿게 되면서 gate 전압의 제어를 받지 못하고 Si 표면이 아닌 하부로 leakage current가 흐르는 현상을 이야기 합니다.

이를 억제하기 위해서는 채널 하부로 공핍영역이 확장되어 만나는 것을 억제해야 합니다. 따라서 기판 도핑 농도를 높여 depletion region의 확장을 막는 방법이 사용되는데요, 이는 V_TH가 변화하게 되는 부작용을 초래합니다. 따라서 D/S 하단부 포켓 영역을 p+로 도핑하여 depletion region이 body쪽으로 형성되는 것을 막는 halo doping을 통해 punch-through를 억제하고 있습니다.

 

⑥ GIDL

OFF 상태의 MOSFET에서 gate와 drain간의 전압 차가 크게 발생하게 되는데, 이때 두영역이 중첩되는 drain 표면에는 강한 E.field에 의해 공핍영역이 형성됩니다. 그리고 band bending에 의해 gate쪽 VB에 존재하는 전자가 drain 쪽 CB로 tunneling 되게 됩니다. 이때 tunneling된 전자는 drain 전압에 의해 drain쪽으로, 정공은 음전압 (혹은 0 V)에 의해 기판으로 이동하게 되면서 leakage current가 발생하게 됩니다.

이를 해결하기 위해서는 HKMG 방식을 채택하여 t_ox를 키워 tunneling을 억제하거나 gate와 drain이 중첩되는 부분에 gate spacer를 형성하는 방식이 있습니다.

 

추가적으로,

⑦ HCI (②, ③, ⑥)

짧아진 채널 길이에 의해 전자들이 높은 E.field에 의해 가속되어 hot electron (hot carrier)를 형성하게 되는데요, 이러한 hot carrier들은 gate 전압에 의해 gate oxide를 통과하거나 oxide에 포획되어 V_TH 변화를 발생시킵니다. 또한 높은 E.field로 인해 drain 근처에서 Si 격자와 충돌해 impact ionization 통해  높은 전류를 형성하게 됩니다.

이를 억제하기 위해서는 LDD를 통해 E.field의 최대값을 줄여주어 hot carrier의 형성을 억제하는 방법이 있습니다.

 

SCE에 대한 내용은 간단하게 정리 정도만 하였는데요, 자세한 설명은 이전글을 참고하시면 됩니다.

https://mem5ry.tistory.com/13

반도체 소자(8)- short channel effect

 

다음글에서는 본격적으로 메모리 소자에 대해서 설명하도록 하겠습니다~~

 

참고

tistory| 딴딴's 반도체사관학교

렛유인 한권으로 끝내는 전공·직무면접 반도체 이론편